Apakah isu yang perlu diberi perhatian dalam reka bentuk susun atur diod TVS dalam peralatan komunikasi?

一, Kawalan tepat susun atur lokasi fizikal
1. Pengoptimuman gandingan spatial antara nod perlindungan dan sumber gangguan
Diod TVS hendaklah digunakan di kawasan persimpangan antara talian isyarat dan antara muka luaran, seperti antara muka USB, port Ethernet, penyambung antena, dsb. Mengambil jenis penghala industri tertentu sebagai contoh, modul perlindungan TVS antara muka RJ45nya berada tidak lebih daripada 8mm dari pin isyarat cip PHY, yang mengapit nadi ESD pada PCB sebelum disambungkan. Strategi susun atur ini boleh mengurangkan kesan induktansi parasit pada voltan pengapit. Data eksperimen menunjukkan bahawa apabila jarak antara TVS dan antara muka dipendekkan daripada 20mm kepada 5mm, amplitud turun naik voltan pengapit boleh dikurangkan sebanyak 40%.
2. Pengerahan kluster unit perlindungan
Dalam-antara muka isyarat berkelajuan tinggi seperti HDMI 2.1 dan PCIe 5.0, tatasusunan TVS-berbilang saluran diperlukan untuk mencapai perlindungan pasangan berbeza. Sarung reka bentuk stesen pangkalan 5G menunjukkan bahawa menggunakan cip TVS 4 saluran dalam julat 10mm garis isyarat pembezaan yang memasuki PCB, digabungkan dengan simulasi elektromagnet 3D untuk mengoptimumkan topologi penghalaan, mengurangkan crosstalk antara saluran kepada di bawah -60dB. Reka letak ini boleh menyekat penukaran gangguan mod biasa kepada isyarat mod pembezaan dengan berkesan.
3. Pembinaan stereoskopik tahap perlindungan
Untuk reka bentuk PCB berbilang-lapisan, sistem perlindungan tiga-peringkat "lapisan perlindungan lapisan perlindungan antara muka kawasan lapisan perlindungan teras" perlu diwujudkan. Reka bentuk suis pusat data mengguna pakai seni bina ini: TVS berpakej SMD digunakan pada lapisan antara muka, TVS berkuasa tinggi-pakej PTH disediakan pada satah kuasa dan tatasusunan TVS berkapasiti rendah dikonfigurasikan dalam kawasan teras CPU. Perlindungan berlapis ini meningkatkan kadar kejayaan peralatan yang melepasi ujian lonjakan 6kV IEC 61000-4-5 8/20 μs s kepada 99.7%.
2, Pelaksanaan Penyeragaman Reka Bentuk Sambungan Elektrik
1. Rawatan sistem pembumian yang dibezakan
Laluan asas TVS harus mengikut prinsip "rintangan rendah bebas kedekatan". Reka bentuk modul komunikasi kenderaan tertentu menunjukkan bahawa pin pembumian TVS disambungkan terus ke kerajang tembaga GND dalam melalui empat lubang, digabungkan dengan jalur tembaga pendek lebar 0.5mm, untuk mengurangkan galangan pembumian kepada di bawah 3m Ω. Untuk peranti dengan selongsong logam, adalah disyorkan untuk menggunakan struktur "pebumian berbentuk bintang", di mana pin pembumian TVS disambungkan ke lajur pembumian selongsong melalui wayar bebas untuk mengelak daripada membentuk gelung dengan pembumian digital.
2. Jaminan integriti litar isyarat
Dalam perlindungan isyarat pembezaan, adalah perlu untuk memastikan bahawa pin pembumian TVS membentuk kawasan gelung minimum dengan laluan pulangan isyarat. Reka bentuk modul optik 10Gbps menggunakan struktur "pandu gelombang coplanar+perlindungan TVS", di mana cip TVS digunakan terus di bawah pasangan pembezaan, dan pulangan isyarat dicapai melalui satah GND dalaman setebal 0.2mm. Keputusan simulasi menunjukkan bahawa susun atur ini mengawal turun naik impedans pembezaan dalam ± 5% dan meningkatkan margin gambarajah mata sebanyak 15%.
3. Reka bentuk rangkaian pelindung yang berlebihan
Untuk saluran isyarat kritikal, adalah disyorkan untuk menggunakan mekanisme dwi perlindungan "perlindungan utama+perlindungan tambahan". Terminal komunikasi satelit tertentu direka bentuk untuk menggunakan tatasusunan TVS utama di bahagian hadapan RF-sambil menambah TVS tambahan pada input pengadun dan kedua-duanya diasingkan secara elektrik melalui manik magnet. Reka bentuk ini memastikan bahawa peranti mengekalkan kadar ralat 10 ^ -12 apabila tertakluk kepada pelepasan sentuhan IEC 61000-4-2 ± 15kV.
3, Pelaksanaan Teknikal Jaminan Integriti Isyarat
1. Kawalan halus parameter parasit
Parameter pembungkusan TVS mempunyai kesan yang ketara terhadap kualiti isyarat. Perbandingan reka bentuk litar ADC-kelajuan tinggi menunjukkan bahawa menggunakan pakej 0402 TVS (aruhan parasit kira-kira 0.5nH) meningkatkan parameter S21 sebanyak 2dB berbanding pakej 0603 (aruhan parasit 1.2nH). Untuk isyarat tahap GHz, adalah disyorkan untuk menggunakan pakej kearuhan rendah seperti DFN dan QFN, dan mengoptimumkan susun atur pad melalui simulasi medan elektromagnet 3D untuk mengawal parameter parasit dalam julat yang boleh diterima.
2. Padanan impedans rangkaian pelindung
Dalam-antara muka digital berkelajuan tinggi, rangkaian perlindungan TVS perlu mencapai padanan impedans dengan talian penghantaran. Reka bentuk antara muka PCIe 4.0 menggunakan skema padanan "perintang siri TVS", yang mengurangkan impedans nod perlindungan daripada 120 Ω kepada 100 Ω± 5% dengan melaraskan nilai perintang. Ujian refleksi domain masa menunjukkan bahawa reka bentuk ini mengurangkan overshoot isyarat sebanyak 30% dan meningkatkan ketinggian mata sebanyak 25%.
3. Pengoptimuman kolaboratif reka bentuk terma
Pelesapan kuasa sementara TVS akan mengakibatkan kenaikan suhu yang ketara, menjejaskan prestasi perlindungan. Reka bentuk modul TVS berkuasa tinggi-menggunakan struktur pelesapan haba "substrat tembaga+terma melalui". Dengan menyusun terma diameter 0.3mm melalui tatasusunan (jarak lubang 1.5mm) di bawah cip, suhu simpang dikurangkan sebanyak 20 darjah . Untuk aplikasi perlindungan berbilang-saluran, adalah disyorkan untuk menggunakan reka bentuk "susun letak berperingkat+alur pengasingan haba" untuk mengelakkan kemerosotan prestasi yang disebabkan oleh gandingan terma.
4, Paradigma reka letak untuk senario aplikasi biasa
1. Susun atur perlindungan port kuasa
Dalam litar penukaran AC-DC, TVS hendaklah digunakan selepas jambatan penerus dan sebelum kapasitor penapisan. Reka bentuk bekalan kuasa komunikasi tertentu menggunakan struktur "penapisan+TVS jenis π -", dengan TVS disambung secara selari pada hujung input dan kapasitor X/Y untuk mencapai perlindungan berbilang-peringkat. Data ujian menunjukkan bahawa susun atur ini meningkatkan nisbah penindasan gangguan mod biasa sebanyak 30dB dan nisbah penindasan gangguan mod pembezaan sebanyak 25dB.
2. Reka letak perlindungan-bahagian hadapan RF
Untuk stesen pangkalan 5G NR, TVS perlu digunakan sebelum penguat hingar rendah (LNA) dan mengguna pakai skim perlindungan hibrid "penghad+TVS". Reka bentuk stesen pangkalan makro menunjukkan bahawa cip TVS digunakan 15mm di belakang port antena dan pengehad digunakan untuk mencapai julat perlindungan dinamik dari -10dBm hingga+25dBm. Reka bentuk ini mengawal kemerosotan penerimaan sensitiviti dalam 0.5dB.
3. Reka letak perlindungan-tinggi antara muka digital
Dalam antara muka Ethernet 100G, perlindungan TVS perlu direka bentuk bersama-sama dengan Retimer. Reka bentuk suis pusat data menggunakan struktur "tatasusunan TVS+mod biasa tercekik", menggunakan TVS pada input pemasa semula, dan melaraskan kearuhan gegelung tercekik(100nH@100MHz)Realisasikan keseimbangan antara perlindungan dan integriti isyarat. Ujian telah menunjukkan bahawa reka bentuk ini secara konsisten mengekalkan kadar ralat di bawah 10 ^ -15.
5, Kaedah Pengesahan dan Pengoptimuman
1. Sistem pengesahan simulasi
Wujudkan platform pengesahan berbilang dimensi yang terdiri daripada simulasi litar SPICE, simulasi elektromagnet 3D dan simulasi terma. Reka bentuk modul komunikasi telah dioptimumkan untuk susun atur TVS melalui simulasi Ansys HFSS, menghasilkan peningkatan 40% dalam kecekapan perlindungan ESD; Sahkan integriti isyarat melalui simulasi Cadence Sigrity untuk memastikan kadar lulus 100% untuk templat gambar rajah mata.
2. Proses pengujian dan pengesahan
Bangunkan mekanisme pengesahan dwi "ujian makmal+pada-ujian tapak". Ujian makmal hendaklah meliputi piawaian siri IEC 61000-4 dan ujian di tapak hendaklah menumpukan pada pengesahan prestasi perlindungan dalam persekitaran elektromagnet yang kompleks. Peralatan komunikasi transit rel tertentu mengumpul lebih 2000 set data peristiwa ESD melalui ujian sebenar di 10 stesen biasa, dan terus mengoptimumkan pelan perlindungan.
3. Analisis Mod Kegagalan
Wujudkan pangkalan data kegagalan TVS dan jalankan analisis punca pada mod kegagalan seperti litar terbuka, litar pintas dan kebocoran. Kes tertentu menunjukkan bahawa kadar kegagalan yang disebabkan oleh keretakan pad TVS menyumbang 35%. Dengan mengoptimumkan reka bentuk tindanan PCB dan proses pematerian, kadar kegagalan jenis ini telah dikurangkan kepada di bawah 0.5%.
https://www.trrsemicon.com/transistor/voltage-pengawal selia/permukaan-lekapkan-pemulihan-sangat pantas--rectifier.html